Tag Archives: high level synthesis

关于高层次综合

最近对高层次综合比较感兴趣,目前有一个需求是把一些算法或者控制用C来描述,然后再改写为Verilog。想抽空自己做高层次综合工具。 初步的打算是把自己写的CRC编码器转换为Verilog。而这个可以作为练手的东西。

Posted in Others | Tagged , , , , | Comments Off on 关于高层次综合